This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(54) PIPELINE CONTROL SYSTEM

(11) 58-219646 (A)

(43) 21.12.1983 (19) JP

(21) Appl. No. 57-100706


(22) 14.6.1982


(71) HITACHI SEISAKUSHO K.K. (72) TADAAKI ISOBE

(51) Int. Cl3. G06F9/38

PURPOSE: To detect out of synchronism between plural pipes, by inserting an abnormal data pattern into a stage in an empty state from a control pipe at the entrance of a controlled pipe, and checking the data pattern at the exit of the

CONSTITUTION: A parity check is made at the entrance of the control pipe 301 and if information in the stage indicates significance, it is stored in a register for the parity check 304 by a signal 303. When it indicates insignificance, a parity error pattern is inserted. The parity check is made even at the exit 20 of the pipe 301; the information is stored in a register 504 when a signal 306 indicates the significance of the information or in a register 505 when not. When there is no out of synchronism between the pipes 301 and 302, a detection signal 507 shows 0. When out of synchronism occurs, the signal shows 1.





a: 1 stage

(54) DIVIDING DEVICE FOR GALOIS FIELD

(11) 58-219647 (A)

(43) 21.12.1983 (19) JP

(21) Appl. No. 57-102803


(22) 15.6.1982

(71) TOKYO SHIBAURA DENKI K.K. (72) JIYUN INAGAWA(2)

(51) Int. Cl³. G06F11/10,G06F7/52,G11B5/09

PURPOSE: To simplify the constitution of a device and to speed up processing, by providing an error location polynominal calculator part with a mutiplying and a dividing device which perform the multiplication and division of a Galois field without providing a logarithm and an antilogarithm buffers.

CONSTITUTION: The order controller 23 of the error location polynominal calculation part of the multiplying device sends an indication of arithmetic order to syndrome and working buffers 21 and 22, and the multiplying device 41 and dividing device 42 perform the algebraic operation of a Galois field GF(2^m). The need for the logarithm buffer and antilogarithm buffer of this polynominal calculator part is eliminated for the multiplication and division of the Galois field GF. The dividing device for the Galois field consists of a linear shift register, gate circuit, plural multiplying circuits, etc., and thus the constitution is simplified to speed up the processing.



19: C register, 20: A register, 26: B register, 28: H register, 29: OR circuit, 30: M register, 33: G register

(54) DIVIDING DEVICE FOR GALOIS FIELD

(11) 58-219648 (A)

(43) 21.12.1983 (19) JP

(21) Appl. No. 57-102804


(22) 15.6.1982

(71) TOKYO SHIBAURA DENKI K.K. (72) JIYUN INAGAWA(2)

(51) Int. Cl3. G06F11/10,G06F7/52,G11B5/09

PURPOSE: To realize a small-sized, simplified dividing device, by performing the division of a Galois field without using a logarithm and an antilogarithm buffers which require a large capacity memory.

CONSTITUTION: An error location polynominal calculator part is provided with a multiplying device and a dividing device which perform the multiplication and division of the Galois body GF(2^m). This dividing device is provided with the 1st and the 2nd linear shift registers 52 and 53 wherein one element is set as divident data and the other one is set as divisor data individually. Further, a converter 51 is stored with a table of reciprocal data on elements at specific positions in every of (m) division of 2^m elements in total and a logical circuit decides on whether the reciprocal of the divisor data set in the register 53 is stored in the converter 51 or not. Then, the outputs of the registers 52 and 53 are multiplied by the specific number of times at a multiplier 54 to simplify the dividing device without using a logarithm and an antilogarithm buffers which require a large capacity memory.



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-219647

(43)Date of publication of application : 21.12.1983

(51)Int.Cl.

G06F 11/10 G06F 7/52 G11B 5/09

(21)Application number : 57-102803

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

15.06.1982 (72)Invento

(72)Inventor: INAGAWA JUN


NANUN MASAHIDE KOJIMA TADASHI

(54) DIVIDING DEVICE FOR GALOIS FIELD

(57)Abstract:

PURPOSE: To simplify the constitution of a device and to speed up processing, by providing an error location polynominal calculator part with a mutiplying and a dividing device which perform the multiplication and division of a Galois field without providing a logarithm and an antilogarithm buffers.

CONSTITUTION: The order controller 23 of the error location polynominal calculation part of the multiplying device sends an indication of arithmetic order to syndrome and working buffers 21 and 22, and the multiplying device 41 and dividing device 42 perform the algebraic operation of a Galois field GF (2m). The need for the logarithm buffer and antilogarithm buffer of this polynominal calculator part is eliminated for the multiplication and division of the Galois field GF. The dividing device for the Galois field consists of a linear shift register, gate circuit, plural multiplying circuits, etc., and thus the constitution is simplified to speed up the processing.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

(9) 日本国特許庁 (JP)

40特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭58-219647

(1) Int. Cl.³
G 06 F 11/10

G 11 B

②特

識別記号

102

庁内整理番号 7368-5B 7056-5B

D 7629-5D

❸公開 昭和58年(1983)12月21日

発明の数 1 審査請求 未請求

(全 16 頁)

60ガロア体における除算装置

7/52

5/09

顧 昭57-102803

②出 順 昭57(1982)6月15日

仍発 明 者 稲川純

横浜市磯子区新磯子町33番地東京芝浦電気株式会社音響工場内

⑫発 明 者 南雲雅秀

横浜市磯子区新磯子町33番地東京芝浦電気株式会社音響工場内

70発 明 者 小島正

横浜市磯子区新磯子町33番地東 京芝浦電気株式会社音響工場内

印出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

100代理。 人名弗里士 6岭江武彦

外2名

era den ida

1. 発明の名称

ガロア体化おける除算袋配

2. 特許請求の範囲

ガロ 丁 体 GP(2^m)にかける 2^m個の元の うちの 3 個 の元α¹,α¹(但しα は 法多項式 P(x)の根)間の飲算 $\alpha^{1} + \alpha^{1} + \alpha^{1} \cdot \alpha^{M} + \alpha^{1} \cdot \alpha^{M}$ (但し M は 整数) なる 解 1 の乗算 [α¹·α^M] および第2の乗算 [α¹·α^M] の商 の形に変換し、前記第 2 の 乗算 が α^j·α^x=α^{2 = -(=} $\alpha^0 = 1$ なることを利用して結果的に $\alpha^1 + \alpha^2 = \alpha^1 \cdot \alpha^M$ なる景算に変換して処理するもので、前記元α¹ が被除数アーメとして直接あるいは遮数個の α^{N1} , α^{N2} ······ 乗算回路(但しNi , N2 ····· は 1≤N1 (Ng ·····) を介してそれぞれ毎にセットさ れると共に 1 シフト毎にそれぞれ α^{No} (伹しNoは 1 (No)を乗算する形式になされた第1の譲形 シフトレメスタ胖と、前記兄αIが放数データと して直接 **あるいは 遊数値の α^{ML} ,α^{ML} …… 乗** 算回 路を介してそれぞれ毎にセットされると共に1 シフト伝にそれぞれの^{No} を乗算する形式になる

れた第2の線形シフトレジスタ群と、前記第1の線形シフトレジスタ群の各レジスタ毎の1出力を検出する1検出回路群と、この1検出回路群と、この1検出回路群のいずれかで1出力が検出されるまでレジスタ野を共にシフトセしめる第1の手段と、前の出力と前記1検出回路群の各検出回路毎の出力とのアンドをとってアンドがとられたレジスタ出力を導出する第2の手段とを具備してなることを特徴とするガロア体における除算装置。

3. 発明の詳細な説明

〔発明の技術分野〕

との発明は例えば光学式アジタルオーディオ ディスク (DAD) 再生設置等に用いられるエラー 訂正符号の復号用に好適するガロア体にかける 験算装置の改良に関する。

(発明の技術的背景)

別知のように、近時開発されている光学式 DAD 再生装置(存には C D 1 コンパクトディス

特圍昭58-219647(2)

ク形)においては、そのエラー訂正符号として クロスインまーリーブリードソロモン符号 (CIRC)を採用している。

すなわち、これは従来より知られている代表 的なランタムエラー訂正符号のうちで最もエラー 訂正能力が高いものとして広範に定義されてい る BCH 符号の一種であるリードソロモン符号を 用いるものであるが、それにパーストエラーに 対しても高い訂正能力を持たせるべくクロスイ ンタリーアなる信号処理を伴わせるようにした ものである。

ところで、リードソロモン符号の復号つまり エラー訂正は BCR 符号のそれと同様になすこと ができる。

今、符号長(n)、情報シンポル(x) 個、検査シンポル (n-k) 個からなるリードソロモン符号について、その復号法を購べてみるものとする。但し、上配各シンポルは例偶の2 滋ピットつまり2^m個の元を有する有限体であるガロア体 GF(2^m)の元である。

S;=R(a¹) (低しi=0,1…… 2t-1) …… (5) の如く定義したとすると、上記(3)式より

 $B_i = C(\alpha^i) + E(\alpha^i)$

Ł 첫 & .

この場合、C(x)はP(x)で常に割り切れるので $C(\alpha^1)=0$

てもるから

 $s_i = E(\alpha^i)$

となる。そとで、上記(4) 大より $\mathbf{S}_{i} = \mathbf{E}(\alpha^{i}) = \sum_{i} \mathbf{Y}_{i}(\alpha^{i})^{j} = \sum_{i} \mathbf{Y}_{i} \mathbf{X}_{i}^{j}$ (6)

と表わけことができる。但し $\alpha^{j}=X_{j}$ とかいたもので、 X_{j} は α^{j} 化かけるエラーロケーションを 扱わしている。

ととで、エラーロケーション多項式 (g) は、 エラー数をりとして

$$\sigma_{(x)} = \iint_{x} (x - X_{1})$$

$$= x^{0} + \sigma_{1} x^{0-1} + \dots + \sigma_{0} \qquad \dots$$
 (7)

と定義される。

また、切式のり~9. セシンドローム 8. との間で

そして、この場合(t) 東エラー訂正リードソロモン符号の生成多項式 P(y)は、何をガロア体 GF(2^m)の原始元として次の(1) 式または(2) 式のように表わるれる。

$$f(x)^{\infty} (x+\alpha)(x+\alpha^2)$$
 $(x+\alpha^2)$ (1)

$$F(x)^{-x}(x+\alpha^0)(x+\alpha)$$
 $(x+\alpha^{2t-1})$ (2)

また、送信符号語を $C_{(x)}$ 、受信符号語を $R_{(x)}$ で表わし、且つエラー多項式を $R_{(x)}$ とすると、これ ちの間には次のような関係が成立する。

$$R_{(x)} = C_{(x)} + E_{(x)}$$
(3)

この場合、多項式の係数はガロア体 GF(2^m) に含まれており、エラー多項式 E(x) はエラーロケーションおよび値(大きさ)に対応する項だけを含んでいる。

使って、位置 x^j にかけるエラー値を Y_j とする

ととで、シンドローム 81 を

次のように関係付けられる。

8 i+e + σ₁g_{i+e-1} + ······ σ_{e-1}g_{i+1} + σ_eg_i ········ (8) つまり、以上のようカリードソロモン符号の復号手順は

- (1) (5)式によりシンドローム8,を計算する。
- (f). (8) 式によりエラーロケーション多項式の係数 o, ~ o, を計算する。
- (7)式によりエラーロケーション多項式の根X₁ を求める。
- (N) (6) 式によりエラー値 Yj を求め、(4) 式により エラー多項式を求める。
- (V) (3)式によりエラー訂正を行なり。
- なる(I)~(V)の手版に帰着せしめられる。

次に、以上のような復号手順によるエラー町 正の具体例として、1プロックデータに4個の 検査シンボルを用いた場合について説明する。

すなわち、との場合の生成多項式 F(x) は F(x) F

となり、2歳エラーまでの訂正が可能となるも のであるが、ことではそれを (A) 、 (B) なる二 つの方式によった場合について各別に述べるも のとする。

〔方式 A 〕

- (1) シンドローム 80~85を計算する。
- (四) (8)式を e=1, e=2について書き直すと、e=1 の場合には

となる。また 8-2の場合には

$$\begin{cases} 8_2 + \sigma_1 S_1 + \sigma_2 S_0 = 0 \\ 8_5 + \sigma_1 S_2 + \sigma_2 S_1 = 0 \end{cases}$$

となる.

として、実際の復号器が e=1の場合から動作を始めるものとすると、先ず建立方程式(6)を満足する無のを求めなければならない。 そして、この解が存在しなければ、復号器は次に e=2 の場合について速立方程式如を満足する解。1。
c2を求めなければならない。 なお、ここでも解が得られない場合は e≥3 とみなすことになる。

 $\therefore Y_1 = \frac{X_2S_0 + S_1}{X_1 + X_2}$

 $Y_2 = 8_0 + Y_1$

(Y) 上述のようにして求めたエラー値で。Y2により訂正を行なう。

ところで、ポインターイレージャー法等によってエラーロケーションの値を正確に知ることができる場合には、上述した2貫エラー訂正用のリードソロモン符号によって4貫エラーまでの訂正が可能となるものであり、それが侵逃する〔方式8〕である。

〔方式 3 〕

- (I) シンドローム Bo~Bsを計算する。
- (11) 印 エラーロケーションを別の検出方法で

特周昭 58-219647 (3)

(9)式の解のは

$$\sigma_1 = \frac{8_1}{8_0} = \frac{8_2}{8_1} = \frac{8_8}{8_2}$$

として求め、匈式の解の1,02位

$$\sigma_1 = \frac{8_0 8_3 + 8_1 8_2}{8_1^2 + 8_0 8_2} , \quad \sigma_2 = \frac{8_1 8_5 + 8_2^2}{8_1^2 + 6_0 8_2}$$

として求める。

毎 以上のようにしてエラーロケーション多項式の係数 σ j が得らたならば、次に(7) 式により
エラーロケーション多項式の機を求める。

先ず、 8=1 の複合は

$$\sigma_{(x)} = x + \sigma_1 = 0 , \quad \therefore X_1 = \sigma_1$$

となる。また、6=2の場合は

(f) エラーロケーション多項式の根が求まったなら、次に(6) 式によりエラー値 T₁ を求める。

知る。

(M) (6)式によりエラー値を求める。 先すe=1,e=2の場合は上述した〔方式A〕 のMと同様である。

そして、e=3の場合

$$s_0 = Y_1 + Y_2 + Y_3$$

$$s_1 = Y_1 X_1 + Y_2 X_5 + Y_5 X_5$$

$$s_2 = Y_1 X_1^2 + Y_2 X_2^2 + Y_5 X_3^2$$

を解いて

$$Y_1 = \frac{(8_2 + X_3 8_1) + X_2(8_1 + X_3 8_0)}{(X_1 + X_2)(X_1 + X_3)}$$

$$Y_2 = \frac{(8_1 + X_5 8_0) + Y_1 (X_1 + X_5)}{(X_2 + X_5)}$$

 $Y_5 = 8_0 + Y_1 + Y_2$

となる。

特開昭58-219647 (4)

また、e=4 の場合は $8_0 = Y_1 + Y_2 + Y_5 + Y_4$ $S_1 = Y_1X_1 + Y_2X_2 + Y_5X_5 + Y_4X_4$ $8_2 = Y_1X_1^2 + Y_2X_2^2 + Y_5X_5^2 + Y_4X_4^2$ $8_5 = Y_1X_1^5 + Y_2X_2^5 + Y_5X_5^5 + Y_4X_4^5$ を解いて

$$Y_1 = \frac{|(s_0 X_4 + s_1) X_5 + (s_1 X_4 + s_2)|X_2 + (s_1 X_4 + s_2)X_5 + (s_2 X_4 + s_2)}{(X_1 + X_2)(X_1 + X_3)(X_1 + X_4)}$$

$$Y_2 \Rightarrow \frac{(8_0X_4 + 8_1)X_3 + (8_1X_4 + 8_2) + Y_1(X_1 + X_3)(X_1 + X_4)}{(X_2 + X_3)(X_2 + X_4)}$$

$$Y_{8} = \frac{(8_{0}X_{4}+8_{1})+Y_{1}(X_{1}+X_{4})+Y_{2}(X_{2}+X_{4})}{(X_{8}+X_{4})}$$

$$Y_4 = S_0 + Y_1 + Y_2 + Y_3$$

となる。

(V) 上述のようにして求めた Y₁ ~ Y₄ により 訂正を行なう。

第1図は以上のような原理に善くりーアンロ

器11かエラー値を計算し、とれらのエラーロケーションかよびエラー値により上記データペッファ11から出力されるデータを訂正するものである。

ところで、このような復号システムの各計算器 1 ま、1 5、1 6、1 7 は 0 か否かの検出ならびに必要な加算、乗算やよび欲算の代数演算をなすものであるが、これらについての具体例として従来第 2 図に示すように構成されたエラーロケーション多項式計算器 (特公昭 5 6 - 2 0 5 7 5 号) が知られている。

すなわち、終2図において31はシンドロームパッファであって、シンドロームBi を記憶するための RAM でなり、数シンドロームパッファ31にはガロア体 GF(2^m) の元である各シンドロームがそれぞれまピットの2進形式で記憶される。

また、2 8 は作業用ペッファであって、エラーロケーション多項式の係款を計算する際に、 代数演算の中間結果および最終結果を記憶する モン符号の実際の復号システムを示す報略構成 図である。すなわち、入力増 (IN)を介して導か れる被訂正用のデータ (エラー訂正用としてリ ードソロモン符号が用いられていることは勿論 である)は二分されて、一方が使述する復号動 作の間データペッファミ」に配憶されると共に、 他方が復号動作をなすためのシンドローム計算 器 1 3 以下に導かれる。

そして、シンドローム計算器18で計算されたシンドロームはシンドロームペッファ18化配復される。

ととで、シンドロームパッファ13の出力部 に接続されたオアゲート14はエラーの有無を 指示するもので、エラーがあると的送したよう な手展によってエラー訂正動作を開始すること になる。

つまり、エラー。ロケーション多項式計算器18 がエラーロケーション多項式 σ(x) の係数を計算 し、エラーロケーション計算器 1 8 がエラーロ ケーション多項式の根を計算し、エラー値計算

ための RAM でなり、後の演算で使用される部分 結果も駄作業用パッファミミに記憶される。

そして、33は代数演算の順序を指示する順序制御装置であって、上記シンドロームパッファ31かよび作業用パッファ33に対してアドレスを供給して適切な記憶位置をアクセスすると共に、実行された代数演算結果を調べて次の適切な演算へ分数せしめるのに供せられる。

さらに、34.35 社それぞれガロア体GF(型)の元の対数および真数を各別にテープルの形式で記憶している ROM でなる対数パッファおよび真数パッファである。

とこで、前者の対数パッファミ 4 の ア P レス は元 α¹ の 2 進表示であり、そのエントリーは α を底とする α の対数すなわち 1 であるが、 後者 の 真数 パッファ ε ε の ア P レス 1 に かける エン ト リーは α¹ の 2 進表示である。

例えばガロア体 $GP(2^5)$ の法多項式 $F(\chi)$ を $F(\chi)^m \times^5 + x^4 + x^5 + x^4 + 1$ とすると、その 0 以外の元は $F(\chi)=0$ の根 α のべ

き乗または a⁰~a⁷ までの厳形結合

$$\sum_{i=0}^{7} a_i \alpha^i$$
 (値し $a_i = 0$ または1)

で表わすことができる。

また、この場合 a o ~ a , までの 8 個の係数を取り出して 2 進ペクトルとして扱わすこともできる。

例えば

 $\alpha^{1} = 0 \cdot \alpha^{0} + 1 \cdot \alpha^{1} + 0 \cdot \alpha^{2} + 0 \cdot \alpha^{5} + 0 \cdot \alpha^{4} + 0 \cdot \alpha^{5} + 0 \cdot \alpha^{6} + 0 \cdot \alpha^{7}$

-(010000000)

 $\alpha^7 = 0 \cdot \alpha^0 + \cdots + 0 \cdot \alpha^4 + 1 \cdot \alpha^7$

-(000000001)

 $a^8 = 1 + a^4 + a^5 + a^4$

=(10001110)

a = a + a = a + a + a + a + a 7

= (01000111)

の如くであり、とれら以外の元も同様にしてペ クトル表示することができる。

そして、この場合対数テーデルのアドレス (1~255)は元α¹ の8ピットの2 進ペクトル表示

が0のと負のみ0になる。

(3) 乗算

元α1 かよびα5 を乗算する場合には、 先ずこれ 62つの元が0であるか否かが何べられる。若 し、いずれか一方の元がりであれば、実験に乗 算するまでもなく、乗算結果は 0 である。しか るに、両方とも0でない場合には、これらの元 は上記対数ペッファミィ用のアドレスレジスチ 3.1 に頂次にロードされる。そして、対数ペッ ファミィからの出力!および」はDレジスタ88 およびEレジスタ88を介して1の補数加算器 J ←により、 2⁸-1 を法として 1 の 補数 加算 が行 なわれる。とれによって得られる結果 (1+1)= t mod (2⁸-1)はエレジスタまるを介して上記真数 パッファミミ用のアドレスレジスタミミにロー ドされる。との場合、実数パッファミミのアド レス入力がもであれば、その出力 σ^t が乗算結果 としてGレジスメ87を介して上記作業用ペッ ファミミに転送される。

特関昭58-219647(6)

であり、対応するエントリは指数1の2進表示である。

また、真数テープルは指数 l をファレスに用 い、エントリは qⁱ の 2 進ペクト ル表示である。

次に、第2回のエラーロケーション多項式計算器による実際の代数演算を各別に説明する。

(1) 加算

元 al および al を加算する場合には、これら2 つの元がAレジスタ 3 0 および B レジスタ 3 6 を介してエクスクルシプオアゲート 3 9 により 各ピット毎に拚他的な職環和をとる。これによって得られる上記 2 つの元の和の結果は C レジスタ 1 9 を介して上記作業用パッファ 3 3 に転送される。

(2) 0 できるか否かの検出

元 a が 0 であるか否かを調べる場合には、元 a が H レ ジスタ 3 8 を介してオアゲート 3 9 により輸還和がとられる。 この結果は M レ ジスタ 3 0 を介して上記作業用 パッファ 3 3 に 伝送される。この場合、 M レ ジスタ 3 0 の内容は元 a 1

(4) 除食

元 a i による a l の飲算 (a l / a l) は基本的には上記 (3)の乗算の場合と同様であるが、上記 B レンスタョョの内容を上記 D レンスタョョの内容を上記 D レンスタョョにある元 a l の対数が補数化器 a l により補数化されて P レンスタョョを介してある。 ではり補数加算器 a l に送るようにした点である。 そして、以下(3)の乗算の場合と関様に処理されるものであるが、この場合真数パッファ25の出力が求める飲算の結果つまり商となっているものである。

[背景技術の問題点]

しかしながら、以上のような従来のエラー訂正装置は、そのエラーロケーシ。ン多項式計算器における代数演算のうち乗算および映算用として対数パッファを必要とするものであるが、このために用いられる ROM 等のメモリ容量が膨大なものになるので、 LBI 化が阻害されて大容量のメモリを外付けしまけ

特圍昭58-219647(6)

ればならないという不具合を生じていた。

これは、前述した例の如く 1 シンポル 8 ピットとした場合で 2 5 5 × 8 ピットロ 2 0 4 0 ピットの ROM が 2 つ必要に なり、 合計 4 0 8 0 ピットにもなることからして容易に扱い知れるところである。

つまり、従来より知られているガロア体における乗算機量および除算機量はそれらの元の対数かよび実数を各別にテーブルの形式で記録している大容量メモリでなる対数ペッファや実数ペッファを必要とするので、それだけ構成が複雑化して高価格につくという問題を有していた。 (発明の目的)

そとで、との発明は以上のような点に鑑みてなされたもので、特に大容量のメモリを必要とする対数パッファや真数ペッファを用いることなくガロア体にかける飲算をなし得るようにし、以って構成の簡易化ならびに低価格化かよび高速処理化に寄与し得るようにした極めて良好なるガロア体にかける飲算装置を提供することを

目的としてりる。 (発明の観要:)

ナなわち、この発用によるガロア体における 除算装置はガロア体 GP(2^m) にかける 2^m 個の元 のうちの2個の元 αⁱ · α^j (但しαは法多項式 F(z) の担)間の除鉄 al +al を al・a m + al・a m (但し 近は整数)なる第1の乗算 (α¹·α^μ) および第2 の乗算 (a1・a^M) の函の形に変換し、前記第2の 景集が $\alpha^1 \cdot \alpha^{M} = \alpha^{2^{M}-1} = \alpha^0 = 1$ なることを利用して 始果的に $\alpha^{i} \div \alpha^{j} = \alpha^{i} \cdot \alpha^{M}$ なる乗算に変換して処 選するもので、前記元 c¹ が被除数データとして 直接 あるい は 遺数 個 の α^N1 ,α^{N2} ······· 乗算回路(個 し N1 , N2 ····· は 1≦N1 (N2 ·····) を介してそれぞ れ缶にセットされると共に1シフト毎にそれぞ れ a No (但しNo は1くNo) を景算する形式になる れた第1の銀形シフトレジスタ群と、前記元al. が飲飲データとして直接あるいは道数個の α^{×1} 。 αμ 受集回路を介してそれぞれ毎にセット されると共に1シフト低にそれぞれα^{Ne} を乗算 する形式になされた第2の線形シフトレジスタ

群と、前記解1の線形シフトレジスタ群の各と ジスタ毎の1出力を検出する1検出のが開発が での1枚出回路群のはず記解1をはりかなりである。 れるまでしょみ群を共にシフトレビのののでは、 の手段と、がでいるが配1をはいるのののでは、 の手段との出力とのが配1をといるのでは、 出回路の出力とのが配1をといるができた。 は回路にはなっている。 とのはなっている。

〔発明の実施例〕

先ず、との発明が適用される光学式(CD形) アジタルオーティオティスク (DAD) 再生終度の 板要について説明する。

すなわち、第3回に示すようにディスクモータ』』」によって回転駆動されるターンテープル』』2上に設着されたディスク』』3は光学文ピックアップ』14によって再生される。この場合、光学文ピックアップ』14は半導体レーデュ14。からの出射光をピームスプリッパー

そして、4分割フォトデテクタIIIIIのの4つの再生信号はマトリクス回路IIIでに供給されて所定のマトリクス演算処理が施されるととにより、フォーカスエラー信号(P)、トラッキングエラー信号かよび高周彼信号(RF)。に分離される。

とのうち、フォーカスエラー信号切はフォー

特周昭58-219647 (プ).

カスサーチ回路』』のからのフォーカスサーチ 信号と共に、前記光学式ピックアップ』』』の フォーカスサーオ系(PS)を駆動するのに供せ られる。

また、トラッキングエラー信号的は後述するシステムコントローラ』』「を介して与えられるサーチ制御信号と共に、前記光学式ピックアップ」」(のトラッキングサー#系(TB)を駆動するのに且つ前記ピックアップ送りモータ」」(もを(リコアトラッキング)制御するのに供せられる。

そして、残る高周波信号(RF)が主再生信号 成分として再生信号処理系<u>118</u>に供給される。 すなわち、との再生信号処理系<u>118</u>は先ず再 生信号をスライスレベル(アイパターン)検出 器 119によって制御される波形整形回路 120 に導いて不要なアナログ成分と必要とするデー タ成分を分離し、データ成分の今を PLL 型でな る同期クロック再生回路 121 および第1の信 号処理系 122のエッジ検出器 123 mに供給 する.

ここで、何期クロック再生回路 1 2 1 からの同期クロックは データ 復興用として第 1 の信号処理系 1 2 2 にかける同期信号分離用クロック 生成回路 1 2 3 b に導かれて同期信号分離用クロックを生成するのに供せられる。

一方、上記エッジ検出器133 mを通った再生信号は同期信号検出器132 c に導かれて上記同期信号分離用クロックにより同期信号が分離されると共に、復興回路133 c に導かれて(EFM) 復興される。

このうち、同期信号は同期信号保護回路1220 を介して限動作が生じないように保護された状態で、上記同期信号分離用クロックと共に入力 アータ処理用タイミング信号生成回路1221 に基かれる。

また、復調信号はデータペチス入出力制御回路」』』』を介して被述する第2の信号処理系」』』の入出力制御回路」』』』に供給されると共に、そのうちのサデコードであるコントロ

ール信号をよび表示信号成分がコントロール表示処理回路 1 3 3 b をよびサプコード処理回路 1 3 3 i に導かれる。

そして、サプコード処理回路1881で必要なエラー検出をよび訂正が施されたサプコードアーをはシステムコントローラ用インターフェイス回路188gを介してシステムコントローラ111に供給される。

とこで、システムコントローラIIIIはマイクロコンピュータ、インタフェイス回路およびドライペ用集積回路等を有してなり、コントロールスイッチIIIイからの指令信号により DAD 再生核便を所譲の状態に制御すると共に、上述のサプコード(例えば再生曲のインデックス情報)を表示第115に表示せしめるのに供せられている。

なお、上記入力データ処理用タイミング信号 生成回路』331からのタイミング信号はデータセレクト回路』331を介して上記データペ ア入出力制御回路133gを制御するのに供せ られると共に、周波数検出器122kかよび位相検出器122kからびにPWM変調器122mを介して上記ディスクモータ111を譲速度一定(CLV)方式で駆動するための自動周波数が物(AFC)かよび自動位相制物(APC)に供せられている。

との場合、位相検出器122Aにはクリスチル発提器122nからの発提信号に基いて動作するシステムクロック生成回路122pからのシステムクロックが供給されている。

そして、第2の信号処理回路123の入出力 制御回路123 bを通った復調データはエラー 検出および訂正または補正用のシンドローム検 出器123 b、エラーポインタ制御回路123c、 訂正回路123 d およびデータ出力回路123c を介して必要なエラー訂正、デインタリープ、 エラー補正等の処理を受けてデジタル・アナロ タ(D/A) 変換器123cに導出される。

との場合、外部メモリ制御回路 1 2 2 1 は上記ナータセレクト回路 1 2 2 1 と共働して訂正

转聞昭58-219647(8)

に必要なアータが書き込まれている外部メモリ 127を制御することにより、上記入出力制御 回路111・を介して訂正に必要なアータを取 り込む如くなされている。

さた、タイミングコントロール回路1338 は前記システムクロック生成回路133pからのシステムクロックに基いてエラー訂正および 補正ならびに D/A 変換に必要なタイミングコントロール信号を供給する如くなされている。

また、ミューティング(検出)創御回路123b は上記エラーポインを創御回路123cからの 出力またはシステムコントローラ117を介し て与えられるコントロール借号に差いてエラー 補正時かよび DAD 再生装置の動作開始、終了時 等に必要となる所定のミューティング創御をな すのに供せられている。

そして、上記 D/A 変換器 1 2 8 でアナログ 日 号に戻されたオーディオ 目号はロー ペスフィルチ 1 3 8 、 増幅器 1 3 9 を介してスピーカ130 を実施するのに供せられる。

次に、以上のような DAD 再生装配のエラー訂正部に適用されたとの発明に係るガロア体における缺算装置の一実施例につき図面を参照して詳細に説明する。

すなわち、弟4回は第3回における弟2の信 号処理回路188の訂正回路1884尺主とし て含まれる前述したようなエラーロケーション 多項式計算器部を示しているもので、対数パ。 ファヤ真数パッファを用いるととなくガロア体 にかける乗算および除算がなし得るようにした 乗算装置 4.1 および放算装置 4.2 を備えている 以外は前述した第2回のそれと同様である。つ まり、エラー訂正符号として採用された BCH 符 号の一種であるリードソロモン符号の復号(エ ラー訂正)のために各種の代数損算をなすのが エフーロケーション多項式計算器に与えられた 役目であるが、このうち加算やよび0であるか 否かの検出については第2回のそれと同様にな されるので同一符号を付してその説明を省略す るものとし、前2図のそれとは異なる乗算かよ

び除算について以下に述べるものである。

先ず、ガロア体化 かける 乗算 についてみてみる に、例えば ガロア体 $GP(2^6)$ の 元 α^1 と α^1 との 乗算 $(\alpha^1 \cdot \alpha^1)$,但 し α 社 法 多 項 式 $P(\chi) = \chi^6 + \chi^6 + \chi^5 + \chi^4 + 1$ の根である) は

 $\alpha^1 = C(\alpha) = e_0 + e_1 \alpha + \dots + e_7 \alpha^7$

 $\alpha^{\dagger} = D(\alpha) = d_0 + d_1 \alpha + \cdots + d_7 \alpha^7$

と終わした場合(但し、 e₀~c₇ . d₀~d₇は 0ま たは 1 とする)

 $\alpha^{i} \cdot \alpha^{j} = C(\alpha) \cdot D(\alpha)$

 $= a_7 \alpha^7 C(\alpha) + a_4 \alpha^4 C(\alpha)$ $a_6 C(\alpha)$

 $= \alpha^{4} (\alpha a_{7} C(\alpha) + a_{6} C(\alpha)) + a_{5} \alpha^{5} C(\alpha) + \cdots + a_{0} C(\alpha)$

= α^5 (α (α d₂ C(α)+ d₄ C(α))+d₅ C(α))+d₄ α^4 C(α)+

----- + 60C(A)

£ \$ & .

つまり、とのようなガロナ件 GP(2⁸)の元α¹

とα¹との乗算は線形シフトレジスタを用いて終 5 図に示したように構成される乗算袋置で実現 し得ることを動節っている。

すなわち、第 5 図において AND。~AND, は各一 増に上記景数 D(内の係数である do~d, が上位ピッ トから頂に レリアルに供給されると共に、各他 増に上記被景数 C(内の係数である co~c, が上位ピットから頂に パラレルに供給されるアンドゲートである。また、 PF®~PF, は、上配各アンドゲート AND® ~AND, からの出力が入力一端に対 応して供給されるエタスタルシアオアゲート (EX-OR®)~(EX-OR*)を介して縦鉄的に接続されると共に帰還接続されることにより線形シフトシスタ SR®を構成するフリップフロップ回 略である。

との場合、4 取目と5 取目、5 取目と6 取目 かよび 5 取目と7 取目のフリップフロップ 四路 PFa-FF4、FF4-FF9。FF5-FF7 との取開は各 一端が帰還路に接続されたエクスクルシアオア ケート EX-OR4、EX-OR4、EX-OR4 かさらに介揮

特問昭58-219647 (9)

された状態で始合されている。また、各フリップフロップ回路 PF。~PPzのクロック入力場 C R には図示しないクロック発生器からのクロックがパラレルに供給される如くなされている。

つまり、CMの係数 e₀ ~ e₇ がピットシリアル に入力されることにより、先 す x₀ が計算され、 その後 x₁ , x₂ …… と続いて 8 ピット入力終了時 に線形シフトレジスタ B R 。 には x₇ すなわち CM・DMが実現されるもので、各フリップフロ ップ回路 P P 。 ~ F F T の出力(x₀ , x₁ …… x₇) が果算結果を与えることになる。

ととで、 Xo ~ X7 は次の通りである。

 $X_0 = d_2C(\alpha)$

 $X_1 = \alpha X_0 + d_4 C(\alpha)$

 $X_2 = \alpha X_1 + \delta_5 C(\alpha)$

 $X_3 = \alpha X_2 + d_4 C(\alpha)$

 $X_1 = \alpha X_5 + d_5 C(\alpha)$

 $x_5 = \alpha x_4 + a_2 C(\alpha)$

 $X_A = \alpha X_5 + d_1 C(\alpha)$

 $x_7 = \alpha x_6 + \alpha_0 C(\alpha) = (x_0, x_1 \dots x_7)$

+24+1 の根とする)は

つまり、ガロナ体 $GF(2^8)$ の元 α^i と α^j との映算 $(\alpha^i + \alpha^j)$ をなす場合、被除数 α^i 、除数 α^j にそれぞれるを何因か乗じて行く過程で、M回αを乗

そして、以上のようなガロア体 GF(2⁸)にかけ

る景算装置はガロア体 GP(28)の元の対数かよび

実数をテーブルの形式で記憶する ROM 等の大容量メモリでなる対数パッファヤ実数パッファを

用いるととなく、単に線形シフトレジスメを用

いるだけでなし得るので、その棉成を簡易で安

価なものとするととができるという効用を有し

次に、ガロア体における除算についてみてみ るに、例えばガロア体 GP(2⁸)の元α¹ とα¹ との

赊算α¹ ÷α¹ (但しα は 法 多 項 式 P(z) = z⁸+z⁴+z⁵

じたときにα^j·α^M=1になったとすれば、そのと きにおける被除数α^j とα^m との数であるα^l·α^M が 飲算結果であることに外ならないことを利用し て、乗算処理で所親の除算をなせることになる。

ことで、乗算処理については前述したような 線形シフトレジスタによる乗算装置を用いてな すことは言う迄もない。

ところで、この場合 al・a^M = a²⁵⁵ = a⁰ = 1を得るために必要となる a を乗じる回数は、飲数 al=a¹ のときに最高で 2 8 4 回(つまり M = 2 5 4)となるが、単純にその通りになせるようにしたのでは乗算処理に要する時間が使らに長時間化してしまうので好ましくない。

そとで、この発明では被飲数α3、散数α3 に対し予め適数的回だけαを乗じてかくことにより、実際に必要となるαを乗じる回数を低減して短時間で乗算処理(延いては飲算処理)がなせるようにしょうとするものである。

第6回は以上のようドガロア体における除算を乗算処理で実現する除算装置の構成を示すも

ので、この場合上述の例として $N_1=1$, $N_2=2$ 、 $N_3=3$ つまり α^1 , α^2 , α^5 を予め乗じると共化、 $N_0=4$ つまり 1 回係化 α^4 を乗じるよう化したものである。

すなわち、絵数α3アータは直接あるいはα5 乗算回路 8 1、α2 乗算回路 8 2、α5 乗算回路 8 3 を介してα4 乗算回路を構成する線形シフト , レンスタム1 , A 2 , A 4 にセットされる。

特徴昭 58-219647 (10)

パータ I 10 と 8 入力ノアケート NOR 10 によって 構成されているもので、レジスタの内容が (10000000)=1になったときに 1 検出出力 を生じるようになされている。 この 1 検出回路 5 4 , 5 5 , 5 7 の各出力が供給される 4 入力ノアケート NOR 11 は当該 1 検出出力のい ずれかが生じたときに、その出力が "0" となる ととによって前記アンドケート AND 10 を介して クロックパルス Cp の通過をそれ迄の許容状態か ら繋止状態とする如く制御している。

また、被除数 α^1 アータも上配除数 α^2 アータと 同様に直接あるいは α^1 乗算回路 δ δ 、 α^2 乗算回路 δ δ 、 α^2 乗算回路 δ δ 、 α^4 乗算回路 δ δ を介して第 7 図に示したよう α α^4 乗算回路 を構成する 線形 シフトレジスタ β 1 、 β 2 、 β 3 、 δ 4 に δ 9 ト された δ 、上記 δ 1 、 δ 2 、 δ 7 により δ 7 が連数回乗算されるととに δ 3

とこで、シフトレジス 5 B 1 , B 2 , B 4 , O 各出力は上記 1 検出回路 5 4 , 5 5 , 5 6 , 5 7 から各出力と対応的にアン V 回路 6 1 , 6 2 ,

8 1 , 8 e K 1 5 . T > P N & 6 N & C & K & 8 .

そして、アンド回路 6 1 , 6 2 , 6 3 , 6 4 の各出力をオフ回路 6 6 化通すことで、 α^{1} ÷ α^{2} の飲算結果を得ることができる。

第8回は以上におけるアンド回答 61~64 の具体例を示すもので、各入力一端が譲形シフトレジス 9 Bi~Biからの各出力が対応的に供給されると共に、各入力他端に1枚出回路 54~57の各出力が対応的に共通に供給される8個の2入力アンドケートAND 20~AND 21で構成された場合である。

第9回は以上におけるオア回路 65の具体質を示すもので、上記アンド回路 81~64の各出力が対応的に供給される8個の4入力オアゲート OBze~ORzy で構成された場合である。

親 1 0 図は以上における α¹ 乗算回路 δ δ の具体例を示するので、との場合 α¹が

 $\alpha^{1}=B$ $\omega=b_{7}\alpha^{7}+b_{6}\alpha^{6}+\cdots\cdots+b_{1}\alpha+b_{0}$ で扱わされるものとして、次のような原理だよ

(Bearing

っている。つまり、 $\alpha \cdot B(\alpha)$ は $\alpha \cdot B(\alpha) = b_1 \alpha^0 + b_4 \alpha^7 + \dots + b_1 \alpha^2 + b_0 \alpha^7$ $= b_4 \alpha^7 + (b_5 + b_7) \alpha^6 + (b_4 + b_7) \alpha^5 + (b_5 + b_7) \alpha^4$ $+ b_2 \alpha^5 + b_1 \alpha^2 + b_0 \alpha$

たので、第10図に示したようなエクスクルシ プォフゲートEX-ORasでEX-ORasを用いて実現され、 BCDが入力されれはα·BCD なる乗算出力を得る ことができる。

たか、α² 乗算図路δρ、α³ 乗算回路δο化つ いても上述したα乗算回路δ**8**化準じて容易化 構成することができる。

而して、以上の構成において被除数 α^1 、除数 α^1 は直接あるいは α 。 α^2 。 α^3 の各乗算回路 s s \sim s o を介して α^4 乗算回路である 線形 シフトレ シスタ Δ 1 \sim Δ 4 、 B 1 \sim B 4 化 過初

$$\begin{pmatrix} A_1 & 1 & \alpha^{j} & & & \\ A_2 & 1 & \alpha^{j+1} & & & & \\ A_3 & 1 & \alpha^{j+2} & & & \\ A_4 & 1 & \alpha^{j+3} & & & \\ A_6 & 1 & \alpha^{j+5} & & & \\ \end{pmatrix}$$

K セットされた後、クロックパルスCpが入力さ

次に、具体例として α^{10} $\div \alpha^{240}$ $= \alpha^{10-240}$ $= \alpha^{-250}$ $= \alpha^{25}$ なる除算を実行する場合について説明する。 この場合レジスタ $A_1 \sim A_4$ 、 $B_1 \sim B_4$ は

$$\begin{pmatrix} A_1 : \alpha^{240} & & \\ A_3 : \alpha^{241} & & \\ A_4 : \alpha^{242} & & \\ A_4 : \alpha^{248} & & \\ B_4 : \alpha^{18} \end{pmatrix}$$

のように当初セットされるがクロックペルスCp が3個人っても大状態で $\alpha^4 \cdot \alpha^4 \cdot \alpha^4 = \alpha^{12}$ が乗じ られることにより $\begin{pmatrix} A_{1} & \alpha^{252} & & & \\ A_{2} & \alpha^{255} & & & \\ A_{3} & 1 & \alpha^{254} & & & \\ A_{4} & 1! & \alpha^{255} & & \\ A_{4} & 1! & \alpha^{255} & & \\ \end{pmatrix}$

の如く、レジスタA 4 がα²⁵⁵ = 1 となるのでと れに対応するレジスタB 4 の内容α²⁵ が高とし て出力されるものである。

とのように、1回年にα⁴を乗じることにより、必要となるαの乗算回数を最高でも63回(α¹=α¹のとき)に低波した状態で所期の除算を乗算
処理でなせるものである。

また、線形シフトレジスタを 5 組、 本⁵ 乗算回路を使用すれば、必要となる 本の乗算回数を最高でも 5 0 倒に低級し得る如く、それを拡張することによって 5 5 なる低級を図るととが可能である。

なか、この発明は上記し且つ図示した実施例のみに限定されることなく、、この発明の要旨を 途脱しない範囲で截々の変形や適用が可能であ ることは言う迄もない。

具体例を示す構成図、第7図乃至第10図はそれぞれ第6図のα⁴乗算回路を構成する線形シフトレジスを部および1検出回路部、アンド回路部、オア回路部、α¹乗算回路の具体例を示す構成図である。

 $A_1 \sim A_4 \cdots t (\alpha^4$ 乗算回路用)級形シフトレッスタ、 $NOR_{11} \cdots / T f - 1$ 、 $AND_{10} \cdots T \gamma F f - 1$ 、 $\delta 1$ 、 $\delta 8 \cdots \alpha^1$ 乗算回路、 $\delta 2$, $\delta 9 \cdots \alpha^2$ 乗算回路、 $\delta 2$, $\delta 9 \cdots \alpha^2$ 乗算回路、 $\delta 4 \sim \delta 7 \cdots$ 1 快出回路、 $\delta 1 \sim \delta 4 \cdots T \gamma \gamma F \cap \Gamma$, $\delta 5 \cdots T \gamma \cap \Gamma$

出願人代理人 弁理士 斧 江 貮 彦

特閲昭58-219647 (11)

例えば、テープ PCM 等のデジタル化された情報の伝送や記録再生システム、計算級システム等でガロア体による代数演算を必要とする機器に好速するものである。


(発明の効果)


従って、以上詳述したようにこの発明によれば、大容量のメモリを必要とする対数パッファや実数パッファを用いることなくガロア体にかける除算をなし得るようにし、以って構成の簡易化ならびに低価格かよび高速処理化に容与し得るようにした極めて良好なるガロア体における除算機量を提供することが可能となる。


4. 図面の簡単な脱明

第1 図はリードソロモン符号の復号システムを示す板路構成図、第2 図は従来のエラーロケーション多項式計算器を示す構成図、第3 図はこの発明が適用される DAD 再生装置の観要を示す構成図、第4 図はこの発明の一実施例を示す構成図、第5 図は第4 図の乗算装置部の具体例を示す構成図、第6 図は第4 図の飲算装置部の


第 1 図










第 4 図




第 5 図









第 10 図

